June 11, 2025
ล่าสุดตลาด DDR3/4 ได้รับการเปลี่ยนแปลงอย่างฉับพลัน โดยตกอยู่ในสถานการณ์ความเครียดของการขาดแคลนและการเพิ่มราคาและ SK Hynix วางแผนที่จะหยุด DDR3 และ DDR4การตัดสินใจนี้ทําให้การเสนอของ DDR3 / 4 ในตลาดลดลงอย่างแรง ส่งผลให้ราคาตลาดทันทีเพิ่มขึ้นบริษัทของเราได้จองชุดของ DDR3 / 4 ในล่วงหน้า.
รุ่น DDR ต่อไปนี้มีอยู่ในคลัง พร้อมการรับประกันคุณภาพจริง
| DDR3/4 | ||||||
 ชื่อสินค้า |
รูปแบบสินค้า | รายละเอียด | รหัส | ยี่ห้อ | จํานวน | คลังสินค้า |
| DDR3L 256MB16 | A3T4GF40BBF-HP | DDR3L 4Gb16 1866 | 6643-107 | PG/ZENTEL | 46670 | เชียงใหม่ |
| DDR3L 256MB16 | A3T4GF40BBF-HP | DDR3L 4Gb16 1866 | 6643-107 | PG/ZENTEL | 938410 | ฮ่องกง |
| DDR4 512MB16 | A3F8GH40BBF-KDPR | DDR4 8Gb16 2666 | 7634-075 | PG/ZENTEL | 14210 | เชียงใหม่ |
| DDR4 512MB16 | A3F8GH40BBF-KDPR | DDR4 8Gb16 2666 | 7634-075 | PG/ZENTEL | 238260 | ฮ่องกง |
| 8Gb ((DDR) 256M x32 | NT1การจัดตั้ง | LPDDR4-3733 | PG/Nanya | 35K | ||
| รายละเอียดของ 8Gb DDR4 SDRAM | |
| • พลังงาน -VDD = VDDQ= 1.2Vรางวัล5%
-VPP= 2.5 วอลต์ 5% + 10% • อัตราการข้อมูล- 3200 Mbps (DDR4-3200 - 2933 Mbps (DDR4-2933) - 2666 Mbps (DDR4-2666) - 2400 Mbps (DDR4-2400) - 2133 Mbps (DDR4-2133) - 1866 Mbps (DDR4-1866) - 1600 Mbps (DDR4-1600) • แพ็คเกจ - 96 บอล FBGA (A3F8GH40BBF) - ไม่นํา • 8 ธนาคารภายใน 2 กลุ่มละ 4 ธนาคาร (x16) • การดําเนินงานการเข้านาฬิกาต่าง (CK_t และ CK_c) • สตร็อบข้อมูลความแตกต่างสองทิศทาง (DQS_t และDQS_c) • การรีเซ็ตแบบไม่สมอง ได้รับการสนับสนุน (RESET_n) • ZQ calibration for Output driver โดยเปรียบเทียบกับ ความต้านทานเบอร์แรนซ์ภายนอก (RZQ 240อืมรางวัล1%) • นามสกุล, พาร์คและไดนามิค On-die Termination (ODT)• DLL สอดคล้องการเปลี่ยน DQ และ DQS กับการเปลี่ยน CK • คําสั่งที่ใส่ในแต่ละขอบบวก CK • CAS Latency (CL): 13, 15, 17, 19, 21, และ 22 ได้รับการสนับสนุน • รองรับความช้าเพิ่ม (AL) 0, CL-1, และ CL-2 • ความยาวการกระแทก (BL): 8 และ 4 ด้วยการสนับสนุนบนเครื่องบิน • CAS Write Latency (CWL): 9, 10, 11, 12, 14, 16, 18, และ 20 คนสนับสนุน • ระยะอุณหภูมิห้องทํางาน TC = 0รางวัลC ถึง+95รางวัลC ((เกรดการค้า)
|
• รอบการ อัพเดท 7.8รางวัลs ที่ 0รางวัลCรางวัลTCรางวัล+ 85รางวัลC
3.9รางวัลs ที่ +85รางวัลC < TCรางวัล+95รางวัลC
• รองรับการอัพเดทความละเอียด • เครื่องผลิตภายในที่ปรับได้ VREFDQ • อินเตอร์เฟซ Pseudo Open Drain (POD) สําหรับการใส่/ส่งข้อมูล • ความแรงขับเคลื่อนที่เลือกโดย MRS • การถ่ายทอดข้อมูลความเร็วสูงโดย 8 บิต • รูปแบบการปรับปรุงที่ควบคุมอุณหภูมิ (TCR) มีการสนับสนุน • รูปแบบ Low Power Auto Self Refresh (LPASR) ได้รับการสนับสนุน • การตัดการอัพเดทแบบอัตโนมัติ • มีการสนับสนุนการเขียนโปรแกรม • รองรับการจัดระดับการเขียน • การใช้งาน Command/Address latency (CAL) •สมรรถนะในการอ่านและเขียน • Parity ที่อยู่คําสั่ง (CA Parity) สําหรับ คําสั่งที่อยู่สัญญาณผิดพลาดตรวจพบและแจ้งมัน ไปยังตัวควบคุม • เขียนรหัส redundancy Cyclic (CRC) สําหรับความผิดพลาด DQ การตรวจจับและแจ้งให้ผู้ควบคุมในช่วงความเร็วสูง การปฏิบัติงาน • Data Bus Inversion (DBI) เพื่อเพิ่มพลังงาน การบริโภคและความสมบูรณ์แบบของสัญญาณของความจํา อินเตอร์เฟซ • หน้ากากข้อมูล (DM) สําหรับการเขียนข้อมูล • สําหรับ DRAM แต่ละตัว (PDA) สามารถตั้งค่าเรจิสเตอร์โหมดที่แตกต่างกันได้ แต่ละคนและมีการปรับตัว • รูปแบบ gear ดาว (1/2 และ 1/4 อัตรา) ได้รับการสนับสนุน • hPPR และ sPPR ได้รับการสนับสนุน • การทดสอบความเชื่อมต่อ (x16 เท่านั้น) • โหมดปิดพลังงานสูงสุดสําหรับพลังงานต่ําที่สุด การบริโภคโดยไม่มีกิจกรรมการปรับปรุงภายใน • สอดคล้องกับ JEDEC JESD-79-4 |
| 4Gb DDR3/DDR3L SDRAM รายละเอียด | |
| รายละเอียด | ลักษณะ |
| • ความหนาแน่น: 4G • การจัดตั้ง o 8 ธนาคาร x 64M คํา x 8 บิต o 8 ธนาคาร x 32M คํา x 16 บิต • แพ็คเกจ o FBGA 78 ลูก o FBGA ขนาด 96 ลูก • พลังงานไฟฟ้า: - เอชพี o VDD, VDDQ = 1.35 V (1.283 ถึง 1.45 V) o รองรับการทํางาน DDR3 VDD, VDDQ = 1.5 V (1.425 ถึง 1.575 V) - เจอาร์ o VDD, VDDQ = 1.5 V (1.425 ถึง 1.575 V) - JRL o VDD, VDDQ = 1.35 V (1.283 ถึง 1.45 V) • อัตราการส่งข้อมูล: 1866 Mbps/2133 Mbps (สูงสุด) • ขนาดหน้า 1KB (x8) o ที่อยู่แถว: AX0 ถึง AX15 o ที่อยู่ก้อน: AY0 ถึง AY9 • ขนาดหน้า 2KB (x16) o ที่อยู่แถว: AX0 ถึง AX14 o ที่อยู่ก้อน: AY0 ถึง AY9 • 8 ธนาคารภายในสําหรับการทํางานพร้อมกัน • ความยาวของ Burst (BL): 8 และ 4 กับ Burst Chop (BC) • ประเภทกระแทก (BT) o ตามลําดับ (8, 4 กับ BC) o อินเตอร์ลีฟ (8, 4 กับ BC) • CAS Latency (CL): 5, 6, 7, 8, 9, 10, 11, 13, 14 • CAS Write Latency (CWL): 5, 6, 7, 8, 9, 10 • การชาร์จก่อน: ตัวเลือกการชาร์จก่อนแบบอัตโนมัติสําหรับแต่ละครั้ง การเข้าถึง •แรงขับ: RZQ/7, RZQ/6 (RZQ = 240 Ω) • ปรับปรุง: ปรับปรุงอัตโนมัติ • ระยะเวลาปรับปรุงเฉลี่ย o 7.8 us ที่ TC ≤ + 85 °C o 3.9 us ที่ TC > + 85 °C • ระยะอุณหภูมิการทํางาน o TC = 0°C ถึง +95°C (เกรดการค้า) o TC = -40°C ถึง +95°C (เกรดอุตสาหกรรม) o TC = -40°C ถึง +105°C (ประเภทรถยนต์ 2) |
• การถ่ายทอดข้อมูลความเร็วสูง บิต prefetch pipelined architecture การสร้างแบบ pipeline • สถาปัตยกรรมอัตราการส่งข้อมูลสองครั้ง ในแต่ละวาระ • สตร็อบข้อมูลความแตกต่างสองทิศทาง (DQS และ /DQS) จะถูกส่ง/รับด้วยข้อมูลสําหรับ การบันทึกข้อมูลที่เครื่องรับ • DQS เป็นขอบตรงกับข้อมูลสําหรับ READs; สอดคล้องกับข้อมูลสําหรับ WRITEs • อินเทอร์นาฬิกาความแตกต่าง (CK และ /CK) • DLL สอดคล้องการเปลี่ยน DQ และ DQS กับ CK การเปลี่ยนแปลง • การสั่งการที่ใส่ในแต่ละขอบบวก CK และหน้ากากข้อมูลที่อ้างอิงไปยังทั้งสองขอบของ DQS • หน้ากากข้อมูล (DM) สําหรับการเขียนข้อมูล • โพสต์ CAS โดยโปรแกรมการเพิ่มความช้าสําหรับ ประสิทธิภาพการสั่งการและบัสข้อมูลที่ดีขึ้น • การปิดสัญญาณ (ODT) เพื่อให้มีคุณภาพสัญญาณที่ดีขึ้น o ️ ODT สมอง o ️ ODT ดินามิก o ️ ODT แบบไม่สมอง •ทะเบียนหลายประสงค์ (MPR) สําหรับการกําหนดล่วงหน้า การอ่านรูปแบบ • ZQ calibration สําหรับ DQ drive และ ODT • ปรับปรุงตัวเองแบบโปรแกรมได้ (PASR) • ปิน RESET สําหรับลําดับ Power-up และรีเซ็ต ปฏิบัติการ • ระยะ SRT ((อุณหภูมิการอัพฟรีตัวเอง) o ปกติ/ขยาย • อัตโนมัติ อัพเดทใหม่ (ASR) • การควบคุมอุปสรรคของไดรเวอร์ออกแบบโปรแกรม • DDR3/DDR3L ที่สอดคล้องกับ JEDEC • Row-Hammer-Free (RH-Free): การตรวจสอบ/การกั้น วงจรภายใน |
หากคุณมีความต้องการในการซื้อสําหรับ DDR3 / 4, กรุณารู้สึกอิสระที่จะติดต่อทีมงานขายของเรา!
